亚阈值CMOS两级运放：低功耗神话还是镜中花？
引言：运放的“低功耗”执念
模拟电路设计领域，尤其是运算放大器（运放）设计，似乎永远绕不开“低功耗”这三个字。君不见，各大学术会议，期刊杂志，乃至网络博客，铺天盖地都是“超低功耗运放设计”、“基于XXX技术的低功耗运放”……仿佛功耗降下来，一切问题就迎刃而解了。然而，现实真的如此美好吗？
CMOS两级运放作为最经典、应用最广泛的运放拓扑之一，自然也难逃被“低功耗”改造的命运。其中，将MOS管工作在亚阈值区（弱反型区）似乎成为一种流行的“灵丹妙药”。亚阈值区工作，理论上可以大幅降低功耗，听起来很诱人。但问题是，天下没有免费的午餐。亚阈值区带来的低功耗，是以牺牲其他性能为代价的。而那些所谓的“低功耗”paper，往往只展示了功耗数据，却对其他关键指标避而不谈，或者轻描淡写地带过。这，就是我今天要批判的。
本文将聚焦亚阈值CMOS两级运放的设计，不吹嘘，不夸大，而是实事求是地分析其优缺点，并结合仿真结果，揭示其在实际应用中的局限性。
亚阈值CMOS两级运放：理想与现实的距离
1. 增益的困境
在亚阈值区，MOS管的跨导$g_m$与漏极电流$I_D$成正比，而不是像强反型区那样与$\sqrt{I_D}$成正比。这意味着，要获得相同的跨导，亚阈值区需要的电流更小，从而降低功耗。然而，亚阈值区的本征增益（intrinsic gain， $g_m r_o$）也远低于强反型区。而两级运放的总增益是两级增益的乘积，如果第一级的增益不足，整个运放的性能就会受到严重影响。
更糟糕的是，亚阈值区的输出阻抗$r_o$对工艺偏差和温度变化非常敏感，这会导致增益波动，影响电路的稳定性。因此，在亚阈值区设计高增益运放，需要付出额外的努力，例如采用增益增强技术，或者级联多个放大级，但这又会增加功耗和复杂性。
2. 带宽的妥协
CMOS两级运放通常采用米勒补偿（Miller Compensation）来提高稳定性。米勒电容会将第二级的负载电容放大，从而降低第一极点的频率，提高相位裕度。然而，米勒补偿也会引入零点，影响运放的带宽。尤其是在亚阈值区，由于跨导较低，单位增益带宽（GBW）会受到限制。提高GBW的常用方法是增大电流，但这又会抵消低功耗的优势。因此，亚阈值CMOS两级运放的设计，需要在功耗和带宽之间进行权衡。
3. 失配的噩梦
亚阈值区对器件失配（mismatch）非常敏感。即使是微小的工艺偏差，也会导致MOS管的阈值电压$V_{th}$发生变化，从而影响电流和增益。这对于输入失调电压要求较高的应用（例如，精密传感器接口电路）来说，是一个巨大的挑战。为了减轻失配的影响，可以采用版图对称性设计、共质心布局等技术，但这些技术会增加版图面积，并且效果有限。
4. 噪声的幽灵
噪声是模拟电路设计中一个永恒的敌人。在亚阈值区，MOS管的闪烁噪声（flicker noise）会更加严重，因为它与电流成反比。这意味着，为了降低功耗而工作在亚阈值区，会不可避免地引入更多的噪声。这对于低噪声应用（例如，音频放大器、生物传感器）来说，是一个无法接受的缺陷。因此，在亚阈值区设计低噪声运放，需要采用特殊的噪声抑制技术，例如斩波稳定（chopper stabilization），但这会增加电路的复杂性和功耗。
5. 仿真验证：Spectre的无情审判
为了验证上述分析，我们使用Cadence Spectre对一个典型的亚阈值CMOS两级运放进行了仿真。电路参数如下：
| 参数 | 数值 | 单位 |
|---|---|---|
| 电源电压 $V_{DD}$ | 0.8 | V |
| 负载电容 $C_L$ | 1 | pF |
| 偏置电流 $I_{bias}$ | 10 | nA |
| MOS管尺寸 | W/L = 10 |
仿真结果显示，在上述参数下，运放的开环增益为60dB，单位增益带宽为1MHz，功耗为80nW。虽然功耗很低，但增益和带宽都远低于强反型运放。此外，我们还进行了失配分析，发现输入失调电压的标准差高达10mV，这对于许多应用来说是不可接受的。
优化策略：在夹缝中求生存
虽然亚阈值CMOS两级运放存在诸多局限性，但并非完全没有价值。在一些对功耗要求极其苛刻，而对其他性能要求相对较低的应用中，亚阈值运放仍然可以发挥作用。以下是一些优化策略，可以帮助我们在夹缝中求生存：
- 增益增强技术： 利用级联共源共栅结构或者自举技术来提高输出阻抗，从而提高增益。但要注意，这些技术会增加电路的复杂性和功耗。
- 动态偏置： 根据输入信号的幅度动态调整偏置电流，可以在保证性能的同时降低平均功耗。但动态偏置电路的设计较为复杂，需要仔细考虑稳定性和噪声。
- 斩波稳定： 利用斩波技术来抑制闪烁噪声和DC失调。斩波稳定虽然有效，但会引入额外的时钟噪声和开关噪声，需要进行权衡。
- 版图优化： 采用严格的版图对称性设计、共质心布局和阱隔离等技术来减轻失配的影响。但这会增加版图面积，并且效果有限。
案例分析：传感器接口电路的尴尬
我们将上述亚阈值CMOS两级运放应用于一个简单的传感器接口电路中，该电路用于放大来自压阻式压力传感器的微弱信号。仿真结果显示，由于运放的增益较低，电路的信噪比（SNR）较差，无法满足应用需求。此外，由于运放的失配较大，电路的零点漂移也很严重，需要进行校准。这表明，亚阈值CMOS两级运放并不适合所有传感器接口电路，需要根据具体应用进行仔细评估。
结论：回归理性，避免盲从
亚阈值CMOS两级运放并非万能的低功耗解决方案。它在降低功耗的同时，也牺牲了增益、带宽、稳定性和噪声等其他关键性能指标。在实际设计中，我们需要根据具体应用的需求，权衡各种因素，选择最合适的拓扑结构和工作模式。不要盲目追求低功耗，而忽略了其他重要的性能指标。更重要的是，学术界应该避免过度炒作亚阈值运放的优势，而掩盖其局限性。只有回归理性，实事求是，才能真正推动模拟电路设计领域的发展。
在2026年的今天，电路设计早已不是简单的堆砌器件，而是需要更深入的理解，更全面的考量。希望本文能给各位工程师带来一些启发，避免陷入低功耗的“执念”之中。